Ponieważ dalej nie wiemy jaką org. nazwe mają owe Led z listwy, popytałem tu i tam. Te led to seria led Samsung produkowanych (we własnej fabryce Chiny _kompania SAMSUNG LED) pod nazwa Sunnix-5 i Sunnix6, róznica tkwi w kącie rozpraszania swiatła (55 stopni dla "5" i 120 dla "6") Tworzone to jest za pomoca optyki z silikonu w led. Potwierdzenie na Link Sprowadzane sa cale listwy z Chin lub H-Kong, wygląda to podobnie jak z tej firmy Link lub Link "Pojedyńcze " kupowane sa w pakietach po 1000szt./ cena ok. .05$/szt, *możliwy dyskont Samsung LED Sunnix 8 SPHWHTS8N103EBR0M3 - 1W, white, 4745~5310K, 350 mA, *max.700mA, 125 lm SPHWWTS8N105EBT0H3 - 1 W,white warm, 3710-4260K, 350mA *max.700, 105 lm SPHWHTS8N103EBQ0M3 - 1W, white cold, 5310-6020K,.... 300/700mA, 125lm, http://obrazki.elektroda.pl/5925256300_1411239480_thumb.jpg _______________ Ten PSU BN44-00605A, PSLF770S05A, L32SF_DSM (pokazano go dobrze naLink_ z obu stron ) zrobiony ICM801 S3310 *odpowiednik LD7575 i driverze LED SEM5027 ma to do siebie , że: - bez przeróbki części drivera po pewnym czasie wraca z tym samym lub b. rozległym uszkodzeniem listwy led"owej. Samsung dla serwisów wydał biuletyn , niestety nie można go poczytać tym bardziej skopiować. Brak datasheet na SEM5027 (16-pin)także jest problemem. Wskazówka jest to obecność wysokiego napięcia na C9102 ok. 210V Potem potrzeba "ołówek +papier " i rozrysować ten fragment z tym C i te pin. gdzie go podłączono. *zadanie na przyszłość Niestety w SM od hassis U57G, U56H, U59A, U59C, U57A, U57B, U57F, U57E nic nie ma . PSU BN44-00472A / (BN44-00421A(PD32AO_BSM) z FAN7602) mają też SEM 5027 lub SEM5025 (16-pin) , ale nic o nich nie wiadomo. (':idea:') Być może podpowiedz tkwi w Link_ driver LED SOP-16 _ SEM 5027 @ pin"s: 12- masa , 11 i 15 -na bramki polowych , 16 - Vcc , ... Podobno to rozwiązanie ?? przypomina stosowane podświetlenie LED w Panasonic, czyli dwa polowe na wyj. , z pkt. "neutralnym" wraca do w/w IC _driver *było coś niedawno na forum, chodziło o problem jakie tranzystory zastosować jako klucze, były schematy Link Link Może podobnie jak te (w obudowie SSOP16) MBI5169GP Link_ MBI5169GP lub Link_ driver od Toshiba lub Link
エネルギーマネジメン
特集 トに貢献するパワー半
導体
LLC 電流共振制御 IC「FA5760N」
LLC Current-Resonant Control IC: “FA5760N”
山田谷 政幸 YAMADAYA Masayuki
山路 将晴 YAMAJI Masaharu
山本 毅 YAMAMOTO Tsuyoshi
スイッチング電源の高効率化，低ノイズ化，薄型化に有利な LLC 電流共振回路が注目されている。しかし，安定した動
作を得るためにコンバータが別途必要であることなど電源回路の規模が大きくなる課題がある。富士電機は，LLC 電流共
振回路が一つのコンバータで構成でき，待機電力の低減も実現した LLC 電流共振制御 IC「FA5760N」を開発した。630 V
高耐圧ドライバと 600 V 耐圧起動素子を 1 チップとし，ハーフブリッジ回路の貫通現象を回避する保護回路と間欠動作モー
ドにより，従来の LLC 電流共振回路の持っていた欠点を解消し，広範囲に適用できる。
LLC current-resonant circuits have attracted attention as useful circuit systems for achieving a highly efficient, low-noise and thin
structure of switching power supply; but there are problems that the power circuit scale becomes larger due to the need to include separate
converters for stable operation. Fuji Electric has developed the LLC current-resonant control IC“FA5760N”, which can be used to construct
an LLC current-resonant circuit with a single converter and which enables operation on low standby power. A 630 V high voltage driver and
a 600 V start-up device are built into one chip. The new product gets rid of the problems with previous LLC current-resonant circuits by
using protecting circuits and an intermittent operation mode to avoid the short circuit of the half- bridge circuit. This product is capable of a
wide range of applications.
特
集
ジ
ネ
マ
ー
ギ
ル
ネ
エ
まえがき
メ
「FA5760N」の概要
ン
ト
FA5760N の 外 観 を 図 1 に， ブ ロ ッ ク 図 を 図
スイッチング電源は，現代社会を支える各種電子機器に
に
に， 主
な定格を表
えるため，高効率化，低消費電力化，小型化が急速に進ん
を使用し，新たに 600 V 耐圧起動素子の開発を行った。
る
でいる。特に大電力帯の効率が良く，トランスの薄型化が
FA5760N は，次の回路・素子を 1 チップで構成している。
ワ
献
貢
用いられる。省電力化や省スペース化の社会的な要求に応
に 示 す。 高 耐 圧 ド ラ イ バ IC 用 プ ロ セ ス
™LLC 電流共振回路を制御する 30 V 耐圧制御回路
ー
LLC 電流共振回路はこうした利点がある一方で，一般
™ハーフブリッジ回路のハイサイドおよびローサイドス
導
的にブリッジ回路において貫通現象が発生しやすく，入出
イッチ素子を直接駆動可能な 630 V 耐圧ドライバ回路
パ
す
実現できる LLC 電流共振回路が注目されている。
力電圧の範囲に制約がある。このため，力率改善（PFC：
™低消費電力で IC 起動を実現する 600 V 耐圧起動素子
Power Factor Correction）の要否にかかわらず PFC コン
パ ッ ケ ー ジ に は，JEDEC 準 拠 の 16 ピ ン SOP（Small
バータを設けて入力電圧を安定化させる必要がある。また，
Outline Package）を採用した。
この回路は原理的に軽負荷時に効率が低下する課題を抱え
ハ イ サ イ ド と ロ ー サ イ ド の 両 出 力 は 交 互 に 50% の
ている。待機電力低減のために補助電源回路を別に設ける
デューティ比で高精度に動作し，動作周波数範囲は 25 〜
など，電源システム全体で三つのコンバータが必要となり，
220 kHz である。FA5760N を用いたコンバータの定格出
電源回路の規模が大きくなる欠点がある。
力 100 W において，最大効率 90%，待機電力 150 mW 以
富士電機は，これまで，複合発振型電流共振回路用マル
チチップパワーデバイス「M-Power
シリーズ」を製品化
下を実現している。FA5760N の主な機能と関係する端子
を表
に示す。
⑴，
⑵
してきた。高効率・低ノイズ・低待機電力を実現する独自
の制御方式を採用したものである。また，600 V/800 V 高
耐圧ドライバ IC 用プロセスを開発し，ブリッジ回路を直
接駆動するドライバ IC も製品化している。
これらの従来技術をベースに，LLC 電流共振制御 IC
「FA5760N」を製品化した。制御 IC とドライバ IC を一体
化し，独自の新制御方式を採用することでコンバータ 1 個
で高効率，低消費電力かつ小型の電源システムの構成が可
能である。
図
「FA5760N」
富士電機技報 2012 vol.85 no.6
445（57）
体
半
LLC 電流共振制御 IC「FA5760N」
VCC
VH
起動回路
REF
5 V レギュレータ
低電圧誤動作
防止回路
GND
UVLO
VH 端子過電圧検出
電圧検出
100 V/200 V 系検出
ブラウンアウ
ト
回路
ブラウンアウ
ト検出
VB
ブラウンアウ
ト
動作停止信号
レベルシフ
ト
回路
ハイサイ
ド
ドライバ
HO
REF
デッ
ドタイム自動調整
パルスバイパルス
動作停止信号
VS
発振器
駆動信号
FB
ハイサイ
ド駆動信号
スイッチング
制御回路
特
FB・CS 端子
電圧検出
集
ローサイ
ド
ドライバ
ローサイ
ド駆動信号
動作停止信号
電圧検出
ブラウンアウ
ト
動作停止信号
過熱保護
過熱保護
VH 端子過電圧
エ
保護回路
ラッチ停止信号
ネ
ル
ギ
スタンバイ制御
CS
ー
マ
100 V/200 V 系検出
ネ
過電流・
過負荷検出
過負荷保護
過電流保護
PGS 回路
ン
動作停止信号
デッ
ドタイム自動調整
ラッチ停止信号
VCC 端子過電圧
ブラウンアウ
ト検出
ト
パルスバイパルス
保護回路
パルスバイパルス
強制ターンオフ
UVLO
メ
動作停止信号
UVLO
スイッチ貫通
防止回路
PGS
ジ
LO
ラッチ回路
ラッチリセッ
ト
ラッチ停止信号
に
貢
IS
献
VW TRM
る
す
図
「FA5760N」のブロック図
表
パ
半
ー
「FA5760N」の主要定格
ワ
導
項目名
体
ハイサイド電源対地電圧
−0.3 ∼＋630 V
ハイサイド電源電圧（V BS）
−0.3 ∼＋30 V
ローサイド電源電圧（V CC）
−0.3 ∼＋30 V
VH端子入力電圧
主な特徴
定格値
.
スイッチ貫通現象の防止機能
⑴ ブリッジ回路のスイッチ貫通現象
図
−0.3 ∼＋600 V
に，一般的な LLC 電流共振回路の等価回路を示す。
±50 kV/µs（max）
ブリッジ回路の上下に対向する MOSFET（Metal-Oxide-
0.83 W
最大許容オフセット電源電圧dv /dt
Semiconductor Field-Effect Transistor）のオン−オフを
全損失
動作ジャンクション温度
−40 ∼ +150 ℃
交互に切り替えて正弦波状の共振電流を生成する。このと
き適切なタイミングで MOSFET のオン−オフを切り替え
ないと，スイッチの貫通現象が発生し，場合によっては
表
「FA5760N」の主な機能と関係する端子
機 能
起動回路
低電圧誤動作防止回路
ブラウンイン・ブラウンアウト
MOSFET を破壊する。
端 子
VH，VCC
図
に，ブリッジ回路のスイッチ貫通現象を示す。片方
の MOSFET のボディ・ダイオードに共振電流が流れてい
VCC，VB，REF
VH
過電圧保護
VH，VCC
過電流保護
IS
過負荷保護
過熱保護
Cr
Q1
FB
D1
NP
+
NS
V in
TRM
強制ターンオフ機能
Lm
V0
（なし）
外部ラッチ信号入力
Lr
VW，IS，
デッドタイム自動調整機能
Q2
D2
VW，IS
低待機動作モード
VCC，CS，VH
パワーグッド信号
PGS
富士電機技報 2012 vol.85 no.6
446（58）
NS
図
LLC 電流共振回路の等価回路
R0
LLC 電流共振制御 IC「FA5760N」
ハイサイ
ド
MOSFET I ds
V in
OFF
Vs
ON
Vs
V in
共振電流
ハイサイ
ド
MOSFET I ds
0A
ハイサイ
ド
ゲー
ト
Lo
ハイサイ
ド
ゲー
ト
Lo
貫通発生
共振電流
ローサイ
ド
ゲー
ト
Lo
OFF
OFF
ローサイ
ド
ゲー
ト
Lo
電流を監視せず発振器の信号で
ターンオフさせるため，電流が反転している
場合，貫通が発生する。
電流が反転する前に，
強制的にターンオフさせるため，
貫通を防止できる。
（a）強制ターンオフ機能なし
（a）動作前
0A
（b）強制ターンオフ機能あり
（b）通常動作
図
OFF
Vs
貫通
電流
V in
強制ターンオフ機能の有無による動作波形
す。図
共振電流
⒜において，オン期間が長い，すなわち動作周波
数が低い場合，ハイサイドの MOSFET に流れる共振電流
Ids が正から負に反転することがある。このとき，図
に
示すとおりスイッチの貫通現象が発生してしまう。この現
ON
特
集
象は特に周波数が低い状態，すなわち，低入力電圧，過負
荷状態，高出力電圧の場合に発生しやすい。これが従来の
図
ブリッジ回路のスイッチ貫通現象
ル
LLC 電流共振回路が入出力電圧変動に弱く，入力安定化
（c）貫通現象発生時
エ
ー
用の PFC 回路が欠かせない一因となっている。
マ
ギ
ネ
ネ
こ の 貫 通 現 象 を 防 止 す る た め に は， ハ イ サ イ ド の
⒜）場合，この MOSFET がオンする際は ZVS
MOSFET に流れる電流が正から負に反転する前にハイサ
（Zero Voltage Switching）動作となり本来の望ましい動
イドの MOSFET を強制的にオフし，そのボディ・ダイ
ト
⒝）
。しかし，対向する MOSFET がオン
オードに Ids を流すことなくローサイドの MOSFET をオ
貢
⒞）と，前者のボディ・ダイオードのリカバ
ンさせることが必要である。これを強制ターンオフ機能と
メ
ジ
る（ 図
きとなる（図
する（図
リー期間に少数キャリアが一気に引き抜かれることで過大
る
す
献
に
ン
呼ぶ。これは，ローサイド側でも同様である。
FA5760N は，図
なリカバリー電流が発生し，ブリッジ回路が貫通する。こ
パ
に示す電流検出回路と状態検出回路
の場合，貫通電流による急激な電流変化により MOSFET
により，電流 IS と補助巻線 P2 の電圧 VW を検出し，強制
がアバランシェ破壊を起こしたり，過大なサージによる異
。
ターンオフ機能を実現している（図 ）
ー
ワ
導
VW が反転した時点から共振電流の監視を開始し，その
常動作により MOSFET の安全動作領域を超えて破壊した
りすることがある。したがって，MOSFET のボディ・ダ
電流が反転する直前に設けられた電流しきい値に到達した
イオードに共振電流が流れている場合，対向の MOSFET
時点で強制的にターンオフする。強制ターンオフ後は通常
をオンさせてはならない。そのため，FA5760N は，次に
のターンオンとなり，再び監視状態に戻るため，動作周期
述べる二つのスイッチ貫通現象の発生条件にそれぞれ対応
ごとにこの機能は有効となる。
する二つの防止機能を備えている。
に示す。低入力電圧かつ重負荷の
実際の動作波形を図
条件であるが，MOSFET に流れる共振電流が正から負へ
⑵ 強制ターンオフ機能
FA5760N は，スイッチ貫通現象を防止する機能とし
て，強制ターンオフ機能を備えている。図
に FA5760N
反転する前に確実に強制ターンオフが動作し，貫通現象が
発生しないことが確認できる。
におけるスイッチ貫通現象を防止する外部回路構成を，図
に強制ターンオフ機能の有無による動作波形の比較を示
共振電流
Cr
Ho
＋
Cs
S1
Vo
P1
＋
電流しきい値
S2
Vi
VS
Lo
IS
Rs
巻線電圧 V W の反転を
検出し，励磁電流共振
状態になっていることを
IC が認識
VW
P2
電流検出回路
図
共振電流の反転前に電流スレッシュ
を検出し，強制ターンオフ
巻線
電圧V W
I ds
t OFF
状態検出回路
スイッチ貫通現象を防止する外部回路構成
図
t ON
半
t OFF
強制ターンオフ機能の実現方法
富士電機技報 2012 vol.85 no.6
447（59）
体
LLC 電流共振制御 IC「FA5760N」
VCC
強制ターンオフ
V BH
V BL
ハイサイ
ド
MOSFET I DS
V CSON
VCS
VW
OUT
ローサイ
ド
MOSFET ゲー
ト
間欠動作周期
図
図
低待機動作モードの動作波形
強制ターンオフ機能の動作波形
は難しいため，この対策には間欠動作が有効である。
FA5760N は，従来品のマルチチップパワーデバイス
特
集
ハイサイ
ド電流
エ
0A
0A
部からの待機信号を受けて通常動作モードから低待機動
電流が反転した
ままで貫通発生
ネ
ハイサイ
ドゲー
ト
ル
「M-Power2B」の低待機動作方式を引き続き採用し，外
作モードに切り替え，スイッチングを間欠動作させるこ
ギ
とで励磁損を削減している。その方法は図 0 に示すよう
ー
ローサイ
ド
ゲー
ト
マ
ネ
に，CS 端子の充放電によりスイッチング周期を変化させ
デッ
ドタイム
ジ
メ
デッ
ドタイム固定の場合，電流を監視しておらず，
ローサイ
ドパワー MOS のターンオンのタイミン
グで共振外れが発生する。
ン
ト
（a）デッ
ドタイム自動調整機能なし
に
ることで，VCC 端子電圧を二つのしきい値電圧 VBH およ
デッ
ドタイム
デッ
ドタイムを自動的に広げ，ソフ
トスイッ
チングできるまで待っているため，共振外
れを防止できる。
（b）デッ
ドタイム自動調整機能あり
貢
び VBL にて検出する一次側制御で間欠動作を実現してい
る。なお，CS 端子電圧とスイッチング周波数はほぼ反比
例の関係に設定しており，CS 端子電圧が一定の電圧レベ
献
す
図
ル VCSON 以上でスイッチング動作するように設定している。
デッドタイム自動調整機能
る
FA5760N はさらなる待機電力削減のため，CS 端子の
ワ
パ
充放電時間，CS 端子のスイッチング動作点 VCSON および
ー
⑶ デッドタイム自動調整機能
電源起動時などの初期状態や間欠動作などの長いスイッ
体
導
VCC 端子の電圧維持レベル（VBH，VBL）を電源電圧の高
チング停止期間直後の再起動時で，共振電流が確立してい
低に応じて切り替える最適化機能を追加し，音鳴りを防止
半
ない状態において，周波数が高い，すなわち，オン期間が
しつつ，電源電圧に応じて待機電力を最も低く抑えるよう
短い場合，一方の MOSFET のボディ・ダイオードに共振
に間欠周期の最適化を図っている。
電流が流れた状態から脱する前にターンオフし，対向す
る MOSFET がターンオンして貫通する場合がある。これ
.
を図
図
⒜に示す。貫通を回避するためには，ソフトスイッ
共振電流検出
に示すとおり，共振コンデンサを分流するコンデン
チングが可能になるまで対向する MOSFET のオンを待つ，
サを設け，抵抗を挿入することにより，共振電流を検出し
すなわち共振電流がゼロレベルに到達するまでデッドタイ
ている。この方法は，共振電流本体の流れる経路に電流検
ムを拡張することが有効である。この拡張機能をデッドタ
出用の抵抗を挿入する必要がなく，損失が発生しないため，
イム自動調整機能と呼ぶ。
高効率動作が可能である。
通常，デッドタイムは効率向上のため極力短い 380 ns
（標準値）に設定されているが，FA5760N は，図
の補
.
パワーグッド信号（PGS 端子）
助巻線 P2 の電圧 VW の時間変化を監視し，共振電流がゼ
FA5760N は， 異 常 状 態 を 検 出 し 動 作 停 止 す る 場 合，
ロレベルに到達していないと判断した場合は，最大 20 µs
PGS 端子の n チャネル MOSFET のオープン・ドレイン
（標準値）までデッドタイムを拡張する（図
⒝）
。
このデッドタイム自動調整機能は，スイッチの貫通だけ
でなく，ハードスイッチングを回避する効果も大きく，電
出力より信号を送出する。これを利用することで，異常状
態での電源システムの遮断シーケンスの構成などが可能で
ある。
源品質を向上させる重要な機能である。
新規 600 V 耐圧起動素子
.
低待機動作モード
LLC 電流共振回路は，動作時に共振電流と励磁電流が
ブリッジ回路のスイッチ素子，特にハイサイド側のドラ
発生する。このうち励磁電流による励磁損は，負荷には無
イバ IC は，サージに対して特に注意深い対策が必要であ
関係な損失であるため，軽負荷動作時はこの励磁損が支配
る。富士電機は既に 800 V 耐圧ドライバ IC の量産実績が
的となり，急激に効率が悪化する。原理的に励磁損の削減
あり，FA5760N はこのプロセスを採用した。しかし，低
富士電機技報 2012 vol.85 no.6
448（60）
LLC 電流共振制御 IC「FA5760N」
待機電力化のために必須である起動素子がなかったことか
V CC=30 V
電位
高
⑶
した。
電流
密度
高
低
ら，今回，600 V 耐圧起動素子を開発し FA5760N に適用
低
図 1 に， 起 動 回 路 を 示 す。 商 用 電 源 入 力 の VH 端 子
1
から起動素子 S2 とスイッチ M1 を経て，IC 電源入力の
VCC 端子へ電流を供給する。必要に応じて M1 で起動電
流をオン−オフすることで，電力損失を大幅に抑えること
V H =100 V
ができる。また，起動素子 S1 は起動回路を制御する電源
（a）600 V 耐圧
JFET
として機能する。
（b）電位分布
（c）電流密度分布
600 V 耐圧起動素子には，JFET（Junction Field Effect
1
Transistor）を採用した。平面図を図 12 に示す。図 1 の
図
三次元デバイスシミュレーションの結果
起動素子 S1 と S2 は中心部のドレインを共通とし，複数
に分割された外周部のソースで区分された一体デバイスで
10−１
ある。
特
集
10−2
起動素子は，耐圧に加えてカットオフ特性が重要である。
らの電流供給を遮断できなければ，制御回路とスイッチ
試作
10−3
エ
10−4
電流（A）
これは，電流供給先の VCC 端子の耐圧以下で起動素子か
M1 に過大な電圧が印加され，破壊に至るためである。
起動素子の耐圧を維持しつつ，目標とするカットオフ特
ネ
ル
ギ
ー
シミュレーシ ン
ョ
10−5
マ
ある。そこで，三次元デバイスシミュレーションを用いて
ネ
10−7
性を得るためには，PN 接合部の空乏層を制御する必要が
10
メ
−6
ジ
ン
ト
10−8
に
貢
10−9
0
VH（0-600 V）
10
20
30
40
す
献
電圧（V）
る
S1
S2
図
パ
600 V 耐圧JFET カットオフ特性
ワ
ー
半
M1
制御回路
圧 100 V，ソース電圧 30 V の場合の電位分布と電流密度
VCC
（0-30 V）
＋
600 V J-FET 構造の設計を行った。図 13 に，ドレイン電
分布を示す。ソース領域の幅 Ws を最適化し，デバイス試
C1
作を実施した。
図 4 に，600 V 耐圧 JFET カットオフ特性におけるシ
図
ミュレーション結果と試作結果の比較を示す。その結果，
起動回路
設計どおりのカットオフ特性を実現でき，FA5760N の製
品開発に適用している。
Ws
ソース（n+）
適用アプリケーション例
図 5 に，出力電力 100 W を一つのコンバータで構成す
ドレイン（n+）
VH 端子
るアプリケーション回路の例を示す。一般的に，LLC 電
流共振回路を用いたシステムに必要な入力安定化用 PFC
回路と待機用補助電源は，FA5760N を用いることにより
不要となる。
アプリケーション回路の例について表
n ウェル
に仕様を，表
に主な半導体部品を示す。二次側巻線出力は，24 V，12 V
の 2 出力である。待機動作時にも動作を継続するマイコン
などに電源を供給する 5 V 出力は，低待機動作時の出力電
ゲー (p ウェル )
ト
VCC 端子
圧リップルの影響を抑えるため，降圧型 DC/DC コンバー
タを使用している。なお，出力電圧リップルが許容範囲の
場合は，DC/DC コンバータは不要である。
図
600 V 耐圧起動素子の平面図
図 6 に，通常動作モードにおける電源効率特性を示す。
富士電機技報 2012 vol.85 no.6
449（61）
体
導
LLC 電流共振制御 IC「FA5760N」
YG865C10R
（100 V/20 A）
出力 1
24 V 3 A
＋
FA5760
S1
16
入力
AC85∼264 V
1
＋
＋
VH
GND
VB
6
5
HO
15
FMV23N50E
（500 V/
23 A/0.245Ω）
REF
CS
3
PGS
10
TRM
LO
11
4
FB
9
YG862C06R
（60 V/10 A）
12
出力 2
12 V 2 A
＋
FMV23N50E
（500 V/
23 A/0.245Ω）
S3
VW
GND IS
PC1
S2
14
VCC
7
VS
P1
GND
S4
8
＋
P2
PC2
P3
出力 3
5V 1A
C107
470p
GND
オンオフ
信号入力
特
GND
集
8
＋
7
6
PC1
5
FA7764
1
2
PC2
＋
3
4
C304
エ
ネ
ル
ギ
マ
ー
図
ネ
アプリケーション回路の例
メ
ジ
表
ン
アプリケーション回路例の仕様
ト
200
項 目
入力電圧
す
出力電圧/電流
パ
出力電力
る
献
貢
特性など
AC85 ∼ 264 V
150
24 V/3 A，12 V/2 A，5 V/1 A
待機電力（mW）
に
100 W（max）
ー
ワ
半
表
アプリケーション回路例の主な半導体部品
導
部品名
体
型式名
P o =30 mW
P o =20 mW
100
P o =0 mW
P o =10 mW
50
制御IC
FA5760N
ブリッジ部MOSFET
FMV23N50E
（500 V/23 A/0.245 Ω）
ダイオード（24 V）
YG865C10R（100 V/20 A）
ダイオード（12 V）
YG862C06R（60 V/10 A）
5 V DC/DCコンバータ
FA7764 AN
0
80
120
160
200
240
280
電圧（V）
図
低待機動作モードにおける待機電力特性
AC85 〜 264 V の間で安定した動作を実現し，AC100 V 入
95
力時は 85 %，AC220 V 入力時は 89 % の電源効率を達成し
90
85
効率（%）
ており，世界各国の商用電源電圧において適用できる。
AC264 V
図 7 に，低待機動作モードにおける待機電力特性を示
AC220 V
す。新たな低待機動作モードの効果により，世界各国の商
80
AC100 V
AC85 V
75
用電源において，出力無負荷時は従来品の 165 mW に対
して約 100 mW の待機電力を，また，30 mW 負荷時にも
従来品の 200 mW に対して 150 mW 未満を実現している。
70
なお，5 V 生成用の DC/DC コンバータに低待機電力対応
65
品を適用すれば，さらに 30 mW 前後の待機出力削減が可
60
0
20
40
60
80
100
能である。
負荷 P o（W）
あとがき
図
通常動作モードにおける電源効率特性
LLC 電流共振制御 IC「FA5760N」の特徴について述べ
スイッチ貫通現象の防止機能の効果により，入力電圧の
富士電機技報 2012 vol.85 no.6
450（62）
た。この IC に適用した新技術によって，これまでの大き
LLC 電流共振制御 IC「FA5760N」
な技術的制約が解消され，LLC 電流共振回路は新たな進
⑷
化の段階に入ったと考えている。
山田谷 政幸
今後も，さらなる高効率化と低待機電力化を実現する新
技術の確立を図り，電源回路の設計の省力化と高機能化に
寄与するお客さまが使いやすい電源制御 IC の開発を進め
電源 IC の開発に従事。富士電機株式会社電子デ
バイス事業本部パワー半導体事業統括部ディスク
リート・IC 技術部。博士（工学）
。電気学会会員。
ていく所存である。
山路 将晴
参考文献
⑴ 太田裕之, 寺沢徳保. 電源用マルチチップパワーデバイス
「M-Power
2シリーズ」 富士時報. 2002, vol.75, no.10,
.
p.585-
588.
パワー IC 用デバイスの設計やプロセスインテグ
レーション業務に従事。現在，富士電機株式会社
電子デバイス事業本部パワー半導体開発統括部デ
バイス開発部。電気学会会員。
⑵ 島藤貴行ほか. マルチチップパワーデバイス「M-Power
2 Aシリーズ」富士時報. 2006, vol.79, no.5, p.386-389.
.
⑶ Yamaji, M. et al. A New 600 V-Class Power Management
IC Realizing a System Downsizing for Current Resonant
Type Converters, PCIM Asia. 2012, p.207-212.
⑷ 陳建. PFC及び待機用コンバータ無しで広入力電圧範囲に
特
山本 毅
スイッチング電源制御 IC のフィールドアプリケー
集
ションエンジニアに従事。現在，富士電機株式会
ネ
エ
社海外事業本部半導体営業統括部応用技術部。
ギ
ル
対応したLLC共振コンバータ. 第27回スイッチング電源技術
ー
マ
シンポジウム. 2012, D2-2.
ネ
ジ
メ
ン
ト
に
貢
献
す
る
パ
ワ
ー
半
導
体
富士電機技報 2012 vol.85 no.6
451（63）
＊本誌に記載されている会社名および製品名は，それぞれの会社が所有する
商標または登録商標である場合があります。