ir3535.pdf

Uszkodzone zasilanie sekcji RAM na Asus z87-gryphon

Na tych p³ytach pomaga³ "rebal" slotów RAM albo naprawa VRAM uk³. zasilania na by the digital DIGI+ Power Control system (DIGI+ ASP1251 chip) through dedicated VRM, DRAM, and CPU voltage controllers. ... Intel added a Fully Integrated Voltage Regulator (FIVR) to Haswell CPUs 4th Gen.so now the CPU’s primary VRM is now on-die. Intel says this lowers voltage ripple and improves response times but as we will see in the overclocking section, Masz tam niby 8-faz dla cpu z serii Haswell, ale s± zdublowane czyli w realu 4. System DRAM also has 2 phases of its own which are situated near the memory. * potwierdza to , schowane pod radiatorem 4-y drivery na IR3535 dla 4-ch faz zasilania cpu P³yta (gryphon) to identyco co Z87-Plus. NTMFS4955N Vds - 30V Vgs - ±20V Id - 48A Rds(on) - 5.6mOm=10V, 8.5mOm=4.5V https://obrazki.elektroda.pl/8201832700_1573753622_thumb.jpg Rodzina tych kontrolerów oparta o TL2349EP-B OITLL-0064B/ ASP1251-I12T-C03/ ASP1251/ MAX8682ETM + T MAX8682 / IR3563BMTR1PBF/ IR3563B / 3563B * The old ASP1251 that was reported by a few sources to be really an IR3563A, next to a IR3563A: * all case QFN48 https://obrazki.elektroda.pl/8982462700_1573755834_thumb.jpg https://obrazki.elektroda.pl/5350218800_1573756336_thumb.jpg P³yta b.db. opisana pod Link Remember that Haswell has introduced of the regulators internal to the CPU, so this system will have the task of providing a single voltage input to the CPU (VRIN), transforming the 12V DC of the power supply voltage of typically 1.8(1.7)V. * CPU Input Voltage (VCCIN) The internal regulators and the CPU will then transform further adapt this voltage to the various internal components (Core, Uncore, GPU). We easily recognize the 8 feeding phases from the 8 TUF inductances, marked laterally with military degrees. The 10K black-metallic capacitors have also been branded as TUF. Below the VRM heatsink, we find both MOSFETs and drivers of management of the same. The heatsink houses a generous heatpipe to better dissipate the heat produced by MOSFETs. For each phase we find a pair of MOSFETs ON Semiconductor NTMFS4955N and NTMFS4937N from 48A and 70A respectively.


Synchronous Buck Converter Driver 

FEATURES 

IR3535 

DESCRIPTION 

o 5V to 7V gate drivers with 6A GATEL sink current 
and 4A GATEH sink current  

The  IR3535  is  a  high  performance,  floating  N-channel 
MOSFET  driver  that  is  optimized  for  maximum  efficiency 
delivery  of  a  synchronous  buck  converter.  It  is  a  "Smart" 
driver  that  continually  monitors  MOSFET  conditions, 
contains  self-calibrating  inductor  current  sense  amplifier, 
and provides diode emulation mode with local zero current 
detection.  

o 4.5V to 14V VIN range 
o Local lossless inductor current sensing with 
improved noise immunity and accuracy  
o Single reference based current reporting output 
o Integrated bootstrap synchronous PFET 

The  integrated  current  sense  amplifier  achieves  superior 
current  sense  accuracy  vs.  best-in-class  controller  based 
inductor DCR sense methods while delivering the clean and 
accurate current report information. 

o Tri-state PWM diode emulation mode for optimal 
light load efficiency 
o 7V tolerant PWM input compatible with 3.3V logic 
o MOSFET monitoring with PHSFLT output 

The  IR  patented  Body-Braking(TM)  feature  reduces  inductor 
to  output  capacitor  energy  transfer  during  load  release 
which allows the output capacitor bank to be reduced.   

o Over temperature reporting 
o Only four external components per phase 
o Self-calibration of current sense amplifier input 
offset to maximize accuracy 

Diode  emulation  mode  in  the  IR3535  alleviates  the  zero-
current  detection  and  control  burden  from  the  PWM 
controller and increases system light load efficiency.  

o Body-Braking(TM) feature with active low logic 
o RoHS compliant , small thermally enhanced  
16L 3 X 3mm MLPQ package  

The IR3535 monitors MOSFET conditions and temperature 
and reports phase fault if MOSFET short, MOSFET open or 
over temperature is detected.     

APPLICATIONS 

Up to 1.0MHz switching frequency capability enables high 
performance transient response, miniaturization of output 
inductors,  as  well  as  reduced  input  and  output  capacitors 
while  maintaining  industry  leading  efficiency.    Solution 
size,  thermal  performance  and  cost  can  be  optimized  by 
combining  with  IR's  DirectFET(TM)  MOSFETs  and  utilizing  a 
dual sided layout. 

o Server, notebook and desktop computers 
o Game consoles 
o Consumer electronics - STB, LCD, TV, printers 
o General purpose POL DC-DC converters 

BASIC APPLICATION 
PWM 
5V/div

VCC

VCC
4.5V to 7V

BOOST

PVCC

VIN

IR3535

VIN
4.5V to 14V

PHSFLT#

PHSFLT#

PWM

PWM
BBRK#

BBRK#

REFIN

IOUT

SW

GATEH 
10V/div

VOUT

REFIN

IOUT

GATEH

GATEL

LGND
TGND
PGND

GATEL 
5V/div 

CSIN+
CSIN-

 
Figure 1: IR3535 Basic Application Circuit 
1

March 13, 2013   |  FINAL DATASHEET

100ns/div 

Figure 2: IR3535 Gate Driver Waveforms 

 

Synchronous Buck Converter Driver 

ORDERING INFORMATION 
Package 

Tape  &  Reel Qty 

Part Number

16 Lead MLPQ 
(3 x 3 mm body) 

3000 

IR3535MTRPBF 

 

PWM

BOOST

14

13

2

REFIN

15

1

LGND

VIN

16
BBR#

PHSFLT#

PIN DIAGRAM 

12

3

GATEH

11

SW

10

PGND

9

IR3535

GATEL

17
TGND

5

6

7

8

CSIN+

VCC

PVCC

4

CSIN-

IOUT

Figure 3: IR3535 Pin Diagram (Top View) 

 
 

 

2

March 13, 2013   |  FINAL DATASHEET

 

IR3535 

Synchronous Buck Converter Driver 

IR3535 

FUNCTIONAL BLOCK DIAGRAM 
VCC

IR3535

7
3.3V

VCC

13 BOOST

200k

BBR#

1

S     Q
3.3V

R
5.1k

PWM

16
5.1k

VIN

Tri-state 
Logic

14

PHSFLT# 15

LGND

POR

MOSFET
&  Thermal 
Detection

REFIN

Driver

4
3

Diode 
Emulation 
Comparator

11 SW

-

3.3V

+
8

PVCC

9

GATEL

Offset +
-
Driver

+

X32.5

80k

-

10 PGND
5

6

17

CSIN- CSIN+ TGND
Figure 4: IR3535 Functional Block Diagram 

3

12 GATEH
80k

2
Current Sense 
Amplifier

IOUT

Power-on 
Reset 
(POR),
3.3V 
Reference,
and 
Dead-time 
Control

March 13, 2013   |  FINAL DATASHEET

 

Synchronous Buck Converter Driver 

IR3535 

PIN DESCRIPTIONS 
PIN #

PIN NAME

PIN DESCRIPTION



BBR# 

3.3V logic level input, 7V tolerant, with internal weak pull-up to 3.3V. Logic "Low" to disable both 
MOSFETs. Pulling BBR# low momentarily after VCC passes its UVLO threshold activates the Diode 
Emulation Mode.  



LGND 

Ground for control logic and analog circuits. IC substrate is connected to this pin. 



REFIN 

Reference  voltage  input  from  the  PWM  controller.  The  current  sense  signal  is  referenced  to  the 
voltage on this pin. Connect to LGND if the current sense amplifier is not used. 



IOUT 

Voltage on this pin is equal to V(REFIN) +  32.5  * [V(CSIN+) - V(CSIN-)]. Float this pin if the current 
sense amplifier is not used. 



CSIN- 

Inverting input to the current sense amplifier. Connect to LGND if the current sense amplifier is not 
used. 



CSIN+ 

Non-Inverting input to the current sense amplifier. Connect to LGND if the current sense amplifier 
is not used. 



VCC 

Bias voltage for control logic and analog functions.  



PVCC 

Voltage  for  low-side  MOSFET  driver.  Internal bootstrap  synchronous  PFET  is  connected  from  this 
pin to the BOOST pin. Connect a 1uF capacitor between PVCC and PGND. 



GATEL 

Low-side driver output and input to GATEH non-overlap comparator. 

10 

PGND 

Return for low side driver and reference for GATEH non-overlap comparator. 

11 

SW 

Return for high-side driver and reference for GATEL non-overlap comparator. 

12 

GATEH 

High-side driver output and input to GATEL non-overlap comparator. 

13 

BOOST 

Supply  for  high-side  driver.  Internal  bootstrap  synchronous  PFET  is  connected  between  this  pin 
and the PVCC pin. Connect a minimum 0.22uF 16Vdc capacitor from BOOST to SW pin. 

14 

VIN 

15 

PHSFLT# 

Open  collector  output  of  the  phase  fault  comparators.  7V  tolerant,  connect  to  an  external 
pull-up resistor. Output is low when a MOSFET fault or over temperature condition is detected. 

16 

PWM 

3.3V logic level Tri-state PWM input, 7V tolerant. "High" turns the control MOSFET on, and "Low" 
turns  the  synchronous  MOSFET  on.  "Tri-state"  turns  the  control  MOSFET  off  without  delay.  
Depending on the mode the IR3535,  "Tri-state" either turns the synchronous MOSFET off without 
delay in Body-Braking(TM) mode or turns synchronous MOEFET off when the current reaches zero in 
diode emulation mode. See "Theory of Operation" section for further details. 

17 

TGND 

Ground pad for thermal dissipation. Connected to IC substrate. Connect this pad to ground planes 
through four vias. 

Power rail input for phase fault detection. 

  

4

March 13, 2013   |  FINAL DATASHEET

Synchronous Buck Converter Driver 

IR3535 

ABSOLUTE MAXIMUM RATINGS 
 

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are 
stress ratings only and functional operation of the device at these or any other conditions beyond those indicated in the 
operational sections of the specifications are not implied. 
 
Storage Temperature Range 

-65°C  to 150°C 

Operating Junction Temperature  

0°C  to 150°C 

ESD Rating 

HBM Class 1C JEDEC Standard 

MSL Rating 



Reflow Temperature 

260°C 

 
 
 
PIN Number 

PIN NAME 

VMAX 

VMIN 

ISOURCE 

ISINK 



BBR# 

8V 

-0.3V 

1mA 

1mA 



LGND 

n/a 

n/a 

n/a 

n/a 



REFIN 

3.5V 

-0.3V 

1mA 

1mA 



IOUT 

8V 

-0.3V 

5mA 

5mA 



CSIN- 

8V 

-0.3V 

1mA 

1mA 



CSIN+ 

8V 

-0.3V 

1mA 

1mA 



VCC 

8V 

-0.3V 

n/a 

15mA 



PVCC 

8V 

-0.3V 

n/a 

5A for 100ns, 
100mA DC 



GATEL 

8V 

-0.3V DC,  
-5V for 100ns 

5A for 100ns, 
200mA DC 

7A for 100ns, 
200mA DC 

10 

PGND 

0.3V 

-0.3V 

7A for 100ns, 
200mA DC 

n/a 

11 

SW 

25V 

-0.3V DC,  
-10V for 100ns 

5A for 100ns, 
100mA DC 

n/a 

12 

GATEH 

33V 

-0.3V DC,  
-10V for 100ns 

5A for 100ns, 
100mA DC 

5A for 100ns, 
100mA DC 

13 

BOOST 

33V 

-0.3V 

1A for 100ns, 
100mA DC 

3A for 100ns, 
100mA DC 

14 

VIN 

16V 

-0.3V 

n/a 

1mA 

15 

PHSFLT# 

8V 

-0.3V 

1mA 

20mA 

16 

PWM 

8V 

-0.3V 

1mA 

1mA 

Note: 
1.   Maximum  GATEH - SW = 8V 
2.  Maximum  BOOST - GATEH = 8V

5

March 13, 2013   |  FINAL DATASHEET

Synchronous Buck Converter Driver 

IR3535 

ELECTRICAL  SPECIFICATIONS 
RECOMMENDED OPERATING CONDITIONS FOR RELIABLE OPERATION WITH MARGIN 
SYMBOL 

MIN 

MAX 

UNITS

Recommended VIN Range 

VIN 

4.5 

14 



Recommended VCC Range 

VCC 

4.5 





Recommended REFIN Range (VCC = 4.5V to 5.5V) 

REFIN 

0.25 

2.0 



Recommended REFIN Range (VCC = 5.5V to 7V) 

REFIN 

0.25 

3.3 



FSW 

200 

1000 

kHz 

TJ 



125 

°C 

 

Recommended Switching Frequency 
Recommended Operating Junction Temperature 

 

ELECTRICAL CHARACTERISTICS 
The electrical characteristics involve the spread of values guaranteed within the recommended operating conditions. 
Typical values represent the median values, which are related to 25°C.  
CGATEH = 3.3nF, CGATEL = 6.8nF (unless otherwise specified).  
PARAMETER 

CONDITIONS 

MIN 

TYP 

MAX 

UNIT 

Gate Drivers 
GATEH Source Resistance 

BOOST - SW = 7V 

  

670 

  

M? 

GATEH Sink Resistance 

BOOST - SW = 7V 

  

670 

  

M? 

GATEL Source Resistance 

PVCC - PGND = 7V 

  

670 

  

M? 

GATEL Sink Resistance 

PVCC - PGND = 7V 

  

300 

  

M? 

GATEH Source Current 

BOOST = 7V, GATEH = 2.5V, SW = 0V 

  



  



GATEH Sink Current 

BOOST = 7V, GATEH = 2.5V, SW = 0V 

  



  



GATEL Source Current 

PVCC = 7V, GATEL = 2.5V, SW = 0V 

  



  



GATEL Sink Current 

PVCC = 7V, GATEL = 2.5V, SW = 0V 

 



  



GATEH Rise Time 

BOOST - SW = 7V, measure 1V to 4V 
transition time 

  



10  

ns 

GATEH Fall Time 

BOOST - SW = 7V, measure 4V to 1V 
transition time 

  

4  



ns 

GATEL Rise Time 

PVCC - PGND = 7V, measure 1V to 4V 
transition time 

  

10 

20 

ns 

GATEL Fall Time 

PVCC - PGND = 7V, measure 4V to 1V 
transition time 

 



10 

ns 

GATEL Low to GATEH High Delay 

BOOST = PVCC = 7V, SW = PGND = 0V, 
measure time from GATEL falling to 1V to 
GATEH rising to 1V 

10 

15 

30 

ns 

GATEH Low to GATEL High Delay 

BOOST = PVCC = 7V, SW = PGND = 0V, 
measure time from GATEH falling to 1V to 
GATEL rising to 1V 

10 

15 

30 

ns 

Disable Pull Down Resistance 

GATEH to SW, GATEL to PGND 

30 

80 

130 

K? 

6

March 13, 2013   |  FINAL DATASHEET

Synchronous Buck Converter Driver 
PARAMETER 

CONDITIONS 

IR3535 

MIN 

TYP 

MAX 

UNIT 

PWM Comparator 
High Side Switch Threshold 

PWM Low or PWM Tri-State to High 

2.5  

  

  



Low Side Switch Threshold 

PWM High or PWM Tri-State to Low 

  

  

0.8 



PWM Tri-State Float Voltage 

Floating 

1.2  

1.65 

2.1 



Hysteresis 

Active to Tri-State to Active, Note 1 

65 

76 

100 

mV 

Tri-State Propagation Delay Time 

CPWM = 20pF, measure from V(PWM) = 0V 
to GATEL  & lt;  1V 

  

  

190 

ns 

CPWM = 20pF, measure from V(PWM) = 5V 
release to GATEH  & lt;  1V 

 

 

380 

ns 

PWM Input 
Sinking Impedance 

  

3.67 

5.1 

8.7 

K? 

Source Impedance 

  

 3.67 

5.1 

8.7  

K? 

GATEH Turn-Off Propagation Delay 

Measure from V(PWM) falling edge to 
GATEH  & lt;  1V 

  

25 

45 

ns 

Current Sense Amplifier 
CSIN+/- Bias Current 

 

-100 



100 

nA 

Input Offset Voltage 

CSIN+ = CSIN- = REFIN, measure input 
referred offset from REFIN 

-750 

 

750 

uV 

Calibrated Input Offset Voltage 

Self-calibrated offset, Note 1 

-450 



450 

uV 

Gain 

0.5V <= V(REFIN)  &amp; lt;  2.25 

30 

32.5 

35 

V/V 

Unity Gain Bandwidth 

C(IOUT) = 10pF, measure at IOUT. Note 1 

4.8 

6.8 

8.8 

MHz 

Slew Rate 

  

 



 

V/us 

Differential Input Range 
  

0.8V <= V(REFIN) <= 2.25V, Note 1 

-10 

 

25 

mV 

0.25V <= V(REFIN) <= 0.8V, Note 1 

-5 

 

25 

mV 

Common Mode Input Range 

 



 

VCC - 
2.5 



Output Impedance 

 

 

62 

200 



IOUT Sink Current 

Driving external 3 k? 

0.5 

0.8 

1.1 

mA 

I(BOOST) = 30mA, VCC = 6.8V 

360 

520 

960 

mV 

Bootstrap Diode 
Forward Voltage 
Digital Output - Phase Fault 
VOH 

HIGH Level Pull-Up Voltage 

 

 





VOL 

I(PHSFLT#) = 4mA 

 

150 

300 

mV 

Leakage Current 

V(PHSFLT#) = 5.5V 

 





uA 

Phase Fault Detection 
Top Side Threshold 

Measure from Vin to SW 

1.9 

2.2 

2.5 



Bottom Side Threshold 

 

150 

200 

250 

mV 

Bottom FET Open Threshold 

 

-250 

-215 

-180 

mV 

Propagation Delay 

PWM High to PWM Low Cycles 

 

15 

 

Cycles 

7

March 13, 2013   |  FINAL DATASHEET

Synchronous Buck Converter Driver 
PARAMETER 

MIN 

TYP 

MAX 

UNIT 

 

4.5 

 





VIL 

Input Low Threshold 

0.8 

 

 



VIH 

Input High Threshold 

 

 

2.0 



Internal Pull Up Resistance 

VCC  &amp; gt;  UVLO 

69 

200 

340 

K? 

Internal Pull Up Voltage 

VCC  &amp; gt;  UVLO 

 

3.3 

 



VCC Supply Current 

 





12 

mA 

VIN Supply Curent 

4.5 <= V(VIN) <= 14V 

0.05 

0.15 

0.4 

mA 

Switch Node Bias Current 

 

  

 



mA 

BOOST Supply Current 

4.75 <= V(BOOST) - V(SW) <= 7V 

0.5 

1.5 



mA 

REFIN Bias Current 

 

-1.5 





uA 

SW Floating Voltage 

CSIN- tied to SW, PWM Tri-State 

0.1 

0.3 

0.4 



Input Offset Voltage 

Note 2 

-12 

-3 



mV 

Leading Edge Blanking Time 

V(GATEL)  &amp; gt;  1V Starts Timer, Note 1 

100 

150 

200 

ns 

Propagation Delay 

Blanking Expired, +2.5mV overdrive to 
V(GATEL)  &amp; lt;  1V, Note 1 

 

41 

50 

ns 

Negative Current Time-Out 

PWM = Tri-State, V(SW)  &amp; lt;  = -10mV 

20 

30 

45 

us 

Start 

 

3.3 

3.7 

4.1 



Stop 

 



3.4 

3.8 



Hysteresis 

 

0.25 

0.35 

0.45 



Operating Bias Voltage 

CONDITIONS 

IR3535 

Digital Input - BBR# 

General 

Diode  Emulation Mode Comparator 

VCC Under Voltage Lockout 

Thermal Flag 
Rising Threshold 

PHSFLT# Drives Low. Note 1 

 

115 

 

°C 

Falling Threshold 

Note 1 

 

95 

 

°C 

Note:  
1.   Guaranteed by design but not tested in production 
2.  The Diode Emulation Mode (DEM) comparator measures the SW against PGND.  The input offset is biased slightly to the negative so 
that a slightly positive current in the synchronous MOSFET is treated as zero current to accommodate propagation delays and 
untrimmed accuracy.

8

March 13, 2013   |  FINAL DATASHEET

Synchronous Buck Converter Driver 

THEORY OF OPERATION 
DESCRIPTION 
The  IR3535  is  a  synchronous  buck  driver  which  provides 
system  designers  with  ease  of  use  and  flexibility  required 
in  cutting  edge  CPU,  GPU  and  memory  power  delivery 
designs.  The IR3535 is designed to work with a controller 
that  provides  the  PWM  signal.  The  IR3535  incorporates  a 
continuously  self-calibrated  current  sense  amplifier, 
optimized  for  use  with  inductor  DCR  sensing.  The  current 
sense  amplifier  provides  signal  gain  and  noise  immunity, 
providing  multiphase  systems  with  a  superior  design 
toolbox for programmed impedance designs.  
The  IR3535  also  provides  a  phase  fault  signal  capable  of 
detecting  open  or  shorted  MOSFETs,  or  an  over-
temperature condition in the vicinity of the driver.  

IR3535 

negative inductor current from flowing in the synchronous 
MOSFET.  
As shown in Figure 5, when the PWM input enters the tri-
state region the control MOSFET is turned off first, and the 
synchronous  MOSFET  is  initially  turned  on  and  then  is 
turned  off  when  the  output  current  reaches  zero.  If  the 
sensed  output  current  does  not  reach  zero  within  a  set 
amount of time the gate driver will assume that the output 
is  de-biased  and  turn  off  the  synchronous  MOSFET, 
allowing the switch node to float.  
This  is  in  contrast  to  the  Body-Braking(R)  mode  shown  in 
Figure  6,  where  GATEL  follows  PWM  input.  The  Schottky 
diode  in  parallel  with  the  synchronous  MOSFET  conducts 
for a longer period of time and therefore lowers the light 
load efficiency. 

 
The  IR3535  accepts  an  active  low  Body-Braking(TM)  input 
which  disables  the  output  MOSFETs  to  enhance  transient 
performance or provide a high impedance output. 
The  IR3535  PWM  input  is  compatible  with  3.3V  logic  and 
7V  tolerant.  It  accepts  3-level  PWM  input  signals,  with  a 
diode  emulation  feature  when  the  PWM  signal  is  floated, 
allowing  designers  to  maximize  system  efficiency  at  light 
loads without compromising transient performance. 

BODY-BRAKING(TM) MODE 

PWM 
2V/div

 
 
 

SW 
5V/div

 
 

GATEL 
10V/div

 

There are two ways to place the IR3535 in Body-Braking(TM) 
mode, in which two MOSFETs are turned off. 

 

400ns/div 

Figure 5: Diode Emulation Mode 

Pulling  BBR#  low  forces  the  IR3535  into  Body-Braking(TM) 
mode rapidly, which is used to enhance transient response 
after load release or provide a high impedance output.  
If the BBR# input is high and has not been low since power 
on,  the  Body-Braking(TM)  is  activated  when  the  PWM  input 
enters the tri-state region, which is withing a range around 
1.65V.  The  Body-Braking(TM)  response  is  slower  due  to  the 
hold-off  time  created  by  the  paracitic  capacitor  with  pull-
up  or  pull-down  resistor  at  PWM  pin.  For  better 
performance, no more than 100pF parasitic capacitive load 
should be present on the PWM line of IR3535.  

DIODE EMULATION MODE 
An  additional  feature  of  the  IR3535  is  diode  emulation 
mode.  This  function  improves  efficiency  by  preventing 

9

March 13, 2013   |  FINAL DATASHEET

 
PWM 
2V/div

 
 
 

SW 
5V/div

 
 
 

GAETL 
10V/div
400ns/div 

Figure 6: Body-Braking(R) Mode 

Synchronous Buck Converter Driver 
The  zero  current  detection  circuit  in  the  IR3535  is 
independent  of  the  current  sense  amplifier  and  therefore 
still  functions  even  if  the  current  sense  amplifier  is  not 
used.  As shown in Figure 4, an offset is added to the diode 
emulation  comparator  so  that  a  slightly  positive  output 
current in the inductor and synchronous MOSFET is treated 
as  zero  current  to  accommodate  propagation  delays, 
preventing  any  negative  current  flowing  in  the 
synchronous  MOSFET.  This  causes  the  Schottky  diode  in 
parallel  with  the  synchronous  MOSFET  to  conduct  before 
the  inductor  current  actually  reaches  zero,  and  the 
conduction  time  increases  with  inductance  of  the  output 
inductor. 
To set the IR3535 in diode emulation mode, the BBR# pin 
must be toggled low at least once after the VCC passes its 
UVLO threshold during power up. One simple way is to use 
the  internal  BBR#  pull-up  resistor  (200k?  typical)  with  an 
external  capacitor  from  BBR#  pin  to  LGND.  To  ensure  the 
diode  emulation  mode  is  properly  set,  the  BBR#  voltage 
should be lower than 0.8V when the VCC voltage passes its 
UVLO  threshold  (3.3V  minimum  and  3.7V  typical),  as 
shown in Figure 7. A digital signal from the PWM controller 
can  also  be  used  to  set  the  diode  emulation  mode.  The 
BBR# signal can either be pulled low for at least 20ns after 
the VCC passes its UVLO threshold, as shown in Figure 8, or 
be  pulled  low  before  VCC  power  up  and  then  released 
after  the  VCC  passes  its  UVLO  threshold,  as  shown  in 
Figure 9.  

VCC 
2V/div 

BBR# 
1V/div 

SW 
10V/div 

2ms/div 

 

 
 

VCC 
2V/div 

 
 
 

BBR# 
2V/div 

 

The  IR3535  phase  fault  circuit  monitors  the  switch  node 
with respect to VIN and ground to determine whether 
10

March 13, 2013   |  FINAL DATASHEET

 

4ms/div 

Figure 8: Diode Emulation Setup through BBR# Input 
 

TRI-STATE GATE DRIVERS 

PHASE FAULT CIRCUIT AND THERMAL  
FLAG CIRCUIT (PHSFLT#) 

 

Figure 7: Diode Emulation Setup through BBR# Capacitor 

Once  the  diode  emulation  mode  is  set,  it  cannot  be  reset 
until the VCC power is recycled. 

The gate drivers can deliver up to 4A peak current and 6A 
sink  current  for  low  side  driver.  An  adaptive  non-overlap 
circuit  monitors  the  voltage  on  the  internal  GATEH  and 
GATEL  pins  to  prevent  MOSFET  shoot-through  current 
while  minimizing  body  diode  conduction.  Tri-state 
operation prevents negative inductor current and negative 
output  voltage  during  power-down.  The  gate  driver 
incorporates  pull  down  resistors  on  the  MOSFET  gates  to 
prevent  spurious  turn-on  of  the  output  stage  even  when 
the  IC  is  off  and  there  is  a  high  dV/dt  event  on  the  VIN 
supply rail. The gate drivers pull low if the supply voltages 
are below the normal operating range.  

IR3535 

 
 

VCC 
2V/div

 
 
 

BBR# 
2V/div 

 
4ms/div 

 

Figure 9: Diode Emulation Setup through BBR# Input 

there  is  a  defective  MOSFET  in  the  converter.  The  output 
of  the  PHSFLT#  is  high  during  normal  operation  and 
becomes low when there is a fault. The driver monitors the 

Synchronous Buck Converter Driver 
MOSFETs  it  drives.  If  the  switch  node  is  a  certain  voltage 
lower  than  VIN  when  the  PWM  signal  goes  low  or  if  the 
switch  node  is  a  certain  voltage  above  ground  when  the 
PWM signal rises, this gives a possible fault signal. If there 
are a number of consecutive possible faults the phase fault 
signal is asserted.  
Thermal  flag  circuit  monitors  the  temperature  of  the 
IR3535  driver.  If  the  temperature  goes  above  115°C 
(typical)  the  PHSFLT#  pin  is  pulled  low  after  a  maximum 
delay  of  100us.  The  PHSFLT#  becomes  high  once  the 
temperature drops below 95°C (typical). 
The PHSFLT# pin can be pulled low by either the MOSFET 
fault circuit or the thermal flag circuit. The PHSFLT# signal 
could  be  used  to  turn  off  the  AC/DC  converter  or  blow  a 
fuse  to  disconnect  the  DC/DC  converter  input  from  the 
supply. 
If  PHSFLT#  is  not  used  it  can  be  floated  or  connected  to 
LGND. 

LOSSLESS AVERAGE INDUCTOR 
CURRENT SENSING 
Inductor  current  can  be  sensed  by  connecting  a  series 
resistor  and  a  capacitor  network  in  parallel  with  the 
inductor  and  measuring  the  voltage  across  the  capacitor, 
as shown in Figure 10.  
 
 
 
 
 
 
Figure 10: Inductor Current Sensing 

The equation of the sensing network is as follows. 
L
1+ s
1
RL  
v CS ( s ) = v L ( s )
= iL ( s ) R L
1 + sR CS C CS
1 + sR CS C CS

= i L ( s ) R L when L R L = R CS C CS

11

March 13, 2013   |  FINAL DATASHEET

IR3535 

Usually the resistor RCS and capacitor CCS are chosen so that 
the time constant of RCS and CCS equals the time constant 
of the inductor which is the inductance L over the inductor 
DCR  (RL).  If  the  two  time  constants  match,  the  voltage 
across CCS is proportional to the current through L, and the 
sense circuit can be treated as if only a sense resistor with 
the  value  of  RL  was  used.  The  mismatch  of  the  time 
constants does not affect the measurement of inductor DC 
current,  but  affects  the  AC  component  of  the  inductor 
current.  
The  advantage  of  sensing  the  inductor  current  versus  
high side or low side sensing is that actual output current 
being  delivered  to  the  load  is  obtained  rather  than  peak  
or  sampled  information  about  the  switch  currents.  
The  output  voltage  can  be  positioned  to  meet  a  load  line 
based on real time information. Except for a sense resistor 
in  series  with  the  inductor,  this  is  the  only  sense  method 
that  can  support  a  single  cycle  transient  response.  
Other  methods  provide  no  information  during  either  
load  increase  (low  side  sensing)  or  load  decrease  (high  
side sensing).  

CURRENT SENSE AMPLIFIER 
A high speed differential current sense amplifier is located 
in  the  IR3535,  as  shown  in  Figure  4.  Its  gain  is  nominally 
32.5,  and  the  inductor  DCR  increase  with  temperature  is 
not  compensated  inside  the  IR3535  and  should  be 
compensated  in  the  voltage  loop  feedback  path  or  inside 
the  PWM  controller.  The  current  sense  amplifier  output 
IOUT is referenced to REFIN, which is usually connected to 
a reference voltage from the PWM controller.  
The current sense amplifier can accept up to 25mV positive 
differential  signal  and  up  to  -10mV  negative  differential 
signal  before  clipping.  The  output  of  the  current  sense 
amplifier  is  summed  with  the  reference  voltage  at  REFIN 
pin and sent to the PWM controller through IOUT pin. The 
current signal can be used for adaptive voltage positioning 
and  over  current  protection.  The  input  offset  of  this 
amplifier is calibrated to +/- 450uV in order to reduce the 
current sense error. 
The input offset voltage is the primary source of error for 
the current signal. In order to obtain very accurate current 
signal,  the  current  sense  amplifier  continuously  calibrates 
itself.  This  calibration  algorithm  creates  ripple  on  IOUT 
with a frequency of fsw/128. 

Synchronous Buck Converter Driver 

DESIGN PROCEDURES 
 

INDUCTOR CURRENT SENSING CAPACITOR  
CCS AND RESISTOR RCS 
The  DC  resistance  of  the  inductor  is  utilized  to  sense  the 
inductor current. Usually the resistor RCS and capacitor CCS 
in parallel with the inductor are chosen to match the time 
constant of the inductor, and therefore the voltage across 
the capacitor CCS represents the inductor current.  
Determine the inductance L and the inductor DC resistance 
RL based on measurement or the datasheet specifications. 
Pre-select the capacitor CCS and calculate RCS as follows: 

R CS =

L R
C CS

L

BOOTSTRAP CAPACITOR CBOOST 
A minimum of 0.22uF 0402 16Vdc capacitor is required for 
the bootstrap circuit. A high temperature 0.22uF or greater 
value 0603 capacitor is recommended.  

VCC AND PVCC DECOUPLING CAPACITOR CVCC 
A 1uF ceramic decoupling capacitor is required at the VCC 
and PVCC pins.  

BODY-BRAKING(R) FEATURE 
The BBR# pin should be pulled up to VCC if the feature is 
not  used  by  the  PWM  controller.  Use  of  a  small  value 
resistor or a direct connection to VCC is recommended. 
 
 

12

March 13, 2013   |  FINAL DATASHEET

IR3535 

Synchronous Buck Converter Driver 

IR3535 

METAL AND COMPONENT PLACEMENT 
o Center pad land length and width should be equal 
to maximum part pad length and width.  However, 
the minimum metal to metal spacing should be >= 
0.17mm for 2 oz. Copper (>= 0.1mm for 1 oz. Copper 
and >= 0.23mm for 3 oz. Copper) 

o Lead land width should be equal to nominal part 
lead width.  The minimum lead to lead spacing 
should be >= 0.2mm to minimize prevent shorting. 
o Lead land length should be equal to maximum  
part lead length + 0.3 mm outboard extension  
+ 0.05mm inboard extension. The outboard 
extension ensures a large and inspectable toe fillet, 
and the inboard extension will accommodate any 
part misalignment and ensure a fillet. 

o Four 0.30mm diameter vias shall be placed in the 
center of the pad land and connected to ground to 
minimize the noise effect on the IC. 
o No PCB traces should routed nor Vias placed under 
any of the 4 corners of the IC package. Doing so 
can cause the IC to raise up from the pcb resulting 
in poor solder joints to the IC leads. 
 

Figure 11: Metal and component placement 

* Contact International Rectifier to receive an electronic PCB Library file in your preferred format

13

March 13, 2013   |  FINAL DATASHEET

Synchronous Buck Converter Driver 

IR3535 

SOLDER RESIST 
o The solder resist should be pulled away from  
the metal lead lands by a minimum of 0.06mm.  
The solder resist miss-alignment is a maximum  
of 0.05mm and it is recommended that the lead 
lands are all Non Solder Mask Defined (NSMD).  
Therefore pulling the S/R 0.06mm will always 
ensure NSMD pads. 
o The minimum solder resist width is 0.13mm. 
o At the inside corner of the solder resist where  
the lead land groups meet, it is recommended  
to provide a fillet so a solder resist width of  
>= 0.17mm remains. 

o The land pad should be Solder Mask Defined (SMD), 
with a minimum overlap of the solder resist onto the 
copper of 0.06mm to accommodate solder resist 
miss-alignment. In 0.5mm pitch cases it is allowable 
to have the solder resist opening for the land pad to 
be smaller than the part pad. 
o Ensure that the solder resist in-between the lead 
lands and the pad land is >= 0.15mm due to the high 
aspect ratio of the solder resist strip separating the 
lead lands from the pad land. 
o The four vias in the land pad should be tented or 
plugged from bottom board side with solder resist. 

Figure 12: Solder resist 
 
* Contact International Rectifier to receive an electronic PCB Library file in your preferred format

14

March 13, 2013   |  FINAL DATASHEET

Synchronous Buck Converter Driver 

IR3535 

STENCIL DESIGN 
o The stencil apertures for the lead lands should be 
approximately 80% of the area of the lead lands.  
Reducing the amount of solder deposited will 
minimize the occurrence of lead shorts.  Since for 
0.5mm pitch devices the leads are only 0.25mm 
wide, the stencil apertures should not be made 
narrower; openings in stencils  &amp; lt;  0.25mm wide 
are difficult to maintain repeatable solder 
release. 
o The stencil lead land apertures should therefore 
be shortened in length by 80% and centered on 
the lead land. 

o The land pad aperture should be approximately 70% 
area of solder on the center pad.  If too much solder 
is deposited on the center pad the part will float and 
the lead lands will be open. 
o The maximum length and width of the land pad 
stencil aperture should be equal to the solder resist 
opening minus an annular 0.2mm pull back to 
decrease the incidence of shorting the center land  
to the lead lands when the part is pushed into the 
solder paste. 

Figure 13: Stencil design 

* Contact International Rectifier to receive an electronic PCB Library file in your preferred format

15

March 13, 2013   |  FINAL DATASHEET

Synchronous Buck Converter Driver 

MARKING INFORMATION 
 
 
 
 
 
  Date(YW)/Lot(LC)/Marking(?) Code
 

?F

Site Code

IR3535 

1

3535M
YWLC?

 
NOTE         : Parts manufactured prior to date code 1304(YYWW) on the packing label will not have the "F" marking on line 1 of the part marking. 
1

 
PACKAGE INFORMATION 
16L MLPQ (3 x 3 mm Body) - ?JA = 38oC/W, ?JC = 3oC/W 

 
Figure 14: Package dimensions 

16

March 13, 2013   |  FINAL DATASHEET

Synchronous Buck Converter Driver 

IR3535 

Data and specifications subject to change without notice. 
This product will be designed and qualified for the Consumer market. 
Qualification Standards can be found on IR's Web site. 

IR WORLD HEADQUARTERS: 233 Kansas St., El Segundo, California 90245, USA Tel: (310) 252-7105
TAC Fax: (310) 252-7903
Visit us at www.irf.com for sales contact information.
www.irf.com

17

March 13, 2013   |  FINAL DATASHEET


Pobierz plik - link do postu